- تاریخ انتشار : ۱۳۹۶
- ناشر : کنفرانس بین المللی ایده های نوین در مهندسی ،علوم وتکنولوژی
- زبان مقاله : همه
- تعداد صفحات : 11
- حجم فایل : 1124.012 کیلوبایت
- نوع مقاله : مجموعه مقالات کنفرانس
- مجموعه : مهندسی و فناوری
چکیده مقاله
با پیشرفت فوقالعاده سیستمهای الکترونیکی و تکامل فناوریهای گوناگون، توان پایین و فضای کم و سرعت بالا در خروجی دستگاههای میکروالکترونیک مقدمتر شمرده شده است. در این مقاله یک روش جدید برای بهبود کاهش توان گیتهای منطقی با استفاده از تکنیک انتشار گیت ورودی بهبود یافته )MOD-GDI( پیشنهاد شده است. از مدارهای ترکیبی در طراحی و ساخت مدارهای بسیار مجتمع استفاده میشود. کاهش تعداد ترانزیستور در گیت های منطقی یک روش مناسب در سطوح بالای طراحی برای بهبود بازدهی توان و کاهش فضا در مدارهای محاسباتی است. نتایج شبیهسازی که توسط نرم افزار Cadence و بر پایه تکنولوژی
نحوه استناد به مقاله
در صورتی که می خواهید به این مقاله در اثر پژوهشی خود ارجاع دهید، می توانید از متن زیر در بخش منابع و مراجع بهره بگیرید :
محمد حجری ؛سوده دیّّری ؛ ۱۳۹۵، بررسی و شبیهسازی گیت های منطقی با امکان کاهش توان مصرفی و افزایش سرعت با استفاده از تکنیک GDI بهبود یافته، کنفرانس بین المللی ایده های نوین در مهندسی ،علوم وتکنولوژی، https://scholar.conference.ac:443/index.php/download/file/11562-Simulation-and-simulation-of-logic-gates-with-reduced-power-consumption-and-speed-increase-using-improved-GDI-technique
در داخل متن نیز هر جا به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پرانتز، مشخصات زیر نوشته شود.
(محمد حجری ؛سوده دیّّری ؛ ۱۳۹۵)