- تاریخ انتشار : ۱۳۹۶
- ناشر : چهارمین کنفرانس بین المللی پژوهش در مهندسی ، علوم و تکنولوژی
- زبان مقاله : همه
- تعداد صفحات : 18
- حجم فایل : 1555.228 کیلوبایت
- نوع مقاله : مجموعه مقالات کنفرانس
- مجموعه : مهندسی کامپیوتر و فناوری اطلاعات
چکیده مقاله
با پیشرفت روزافزون فناوری، ابعاد ترانزیستورها و اتصالات در حال کاهش است که این امر حساسیت آنها را نسبت به عوامل بیرونی افزایش میدهد. بنابراین مواجه با اشکال یکی از مهمترین چالشهای موجود در طراحی مدارهای دیجیتال در فناوریهای جدید است. خطاها به دلایل مختلفی رخ میدهند که بسته به منبع آنها، مدتزمان اثر و یا بازگشت آنها و پارامترهای دیگر، انواع مختلفی از خطاها را میتوانیم نام ببریم. هدف از ارائه این مقاله، طراحی، پیادهسازی و شبیهسازی الگوریتم مسیریابی جدیدی در شبکههای روی تراشه است که قابلیت تحملپذیری و جلوگیری از رخداد خطا را، جدا از اینکه خطا در شبکه چگونه و در چه زمانی رخ میدهد، داشته باشد
نحوه استناد به مقاله
در صورتی که می خواهید به این مقاله در اثر پژوهشی خود ارجاع دهید، می توانید از متن زیر در بخش منابع و مراجع بهره بگیرید :
؛؛؛ ۱۳۹۵، ارائه الگوریتم تطبیقی تحمل پذیر در برابر خطا در شبکه های روی تراشه، چهارمین کنفرانس بین المللی پژوهش در مهندسی ، علوم و تکنولوژی، https://scholar.conference.ac:443/index.php/download/file/9053-Providing-a-fault-tolerant-adaptive-routing-algorithm-for-network-on-chip
در داخل متن نیز هر جا به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پرانتز، مشخصات زیر نوشته شود.
(؛؛؛ ۱۳۹۵)
