طراحی و شبیه¬سازی VCO  با استفاده از تکنیک بافرکردن خروجی در باند C

چکیده مقاله

در این مقاله یک مدار VCO مجتمع CMOS در محدوده فرکانسی6.1-4.9GHz  با ترکیب خازن و سلف طراحی و شبیه­سازی گردیده است. در طرح پیشنهادی از تکنولوژی 0.18um استفاده شده است. همچنین در این طرح از بافر تفاضلی برای به حداقل رساندن نویز خروجی استفاده شده است. برای تنظیم محدوده فرکانسی از دو ورکتور استفاده شده است که ولتاژ کنترل آن ها از 0 تا 2 ولت تغییر می­کند. پس از انجام شبیه سازی با استفاده از نرم افزار ADS نویز فاز مدار مربوطه کم بوده که در این محدوده تنظیم فرکانسی dBc/Hz  -121.1 در آفست 1MHzبدست آمده است.

نحوه استناد به مقاله

در صورتی که می خواهید به این مقاله در اثر پژوهشی خود ارجاع دهید، می توانید از متن زیر در بخش منابع و مراجع بهره بگیرید :

عباس کمالی؛زهرا عادل پور؛حمید ترابی؛ ۱۳۹۵، طراحی و شبیه¬سازی VCO با استفاده از تکنیک بافرکردن خروجی در باند C، دومین کنفرانس بین المللی علوم ومهندسی در عصر تکنولوژی، https://scholar.conference.ac:443/index.php/download/file/13795-Design-and-simulation-of-VCO-using-the-output-buffering-technique-in-the-C-band

در داخل متن نیز هر جا به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پرانتز، مشخصات زیر نوشته شود.

(عباس کمالی؛زهرا عادل پور؛حمید ترابی؛ ۱۳۹۵)

دریافت لینک دانلود مقاله

پژوهشگر عزیز، برای دانلود مقاله تنها کافی است فرم زیر را تکمیل نموده و بر روی دکمه دریافت لینک دانلود مقاله کلیک نمایید. در صورت عدم دریافت لینک دانلود مقاله در ایمیل خود (و پوشه spam) پس از 10 دقیقه، درخواست خود را مجدد ارسال نمایید.

نام و نام خانوادگی
شماره موبایل
ایمیل